

Partial English Translation of

LAID OPEN unexamined

JAPANESE PATENT APPLICATION

Publication No. 11-274554

[0019]

[0019]

[Embodiments] Hereinafter, embodiments of the present invention will be described with reference to drawings. Figure 1 is a sectional view showing the schematic structure of a nitride semiconductor laser according to the first embodiment of the present invention. In the drawing, reference number 1 denotes a sapphire substrate, 2 denotes a GaN buffer layer (undoped, $2 \mu\text{m}$), 3 denotes an n-type GaN contact layer (Si-doped, $5 \times 10^{18} \text{ cm}^{-3}$, $4 \mu\text{m}$), 4 denotes an n-type $\text{Al}_{0.2}\text{Ga}_{0.8}\text{N}$ cladding layer (Si-doped, $5 \times 10^{17} \text{ cm}^{-3}$, $0.3 \mu\text{m}$), 5 denotes a GaN waveguide layer (undoped, $0.1 \mu\text{m}$), reference number 6 denotes $\text{In}_{0.15}\text{Ga}_{0.85}\text{N}/\text{GaN}$ active layer (undoped, 2 nm well width, 3 nm barrier width, and 5 pairs), 7 denotes a p-type GaN waveguide layer (Mg doped, $5 \times 10^{17} \text{ cm}^{-3}$, $0.1 \mu\text{m}$), 8 denotes a p-type $\text{Al}_{0.2}\text{Ga}_{0.8}\text{N}$ cladding layer (Mg doped, $5 \times 10^{17} \text{ cm}^{-3}$, $0.3 \mu\text{m}$), 9 denotes a p-type GaN contact layer (Mg doped, $1 \times 10^{18} \text{ cm}^{-3}$, $1 \mu\text{m}$), and 10 denotes a MgAu layer, 11 denotes a Pt layer, 12 denotes an Au layer, and 13 denotes an n-side Au/Ti electrode.

Line 7 of [0031] to the bottom line of [0032]

Figure 6 is a sectional view showing the schematic structure of a nitride semiconductor light-emitting diode according the third embodiment of the present invention.

[0032] The same elements in Figure 6 as those in Figure 1 are denoted by the same reference numbers as those in Figure 1 for omission of detailed

descriptions thereof, and different parts in Figure 6 from in the first embodiment will be described here in detail. A MgAu transparent electrode 50 having a thickness of 10 nm, instead of the MgAu layer 10 in Figure 1, is entirely formed on the upper surface of the p-type GaN contact layer 9. Further, a Pt layer 51 and an Au layer 52 are formed on part of the p-type GaN contact layer 9, which is far from the n-side Au/Ti electrode 13.

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-274554
 (43)Date of publication of application : 08.10.1999

(51)Int.CI.

H01L 33/00

(21)Application number : 10-078929
 (22)Date of filing : 26.03.1998


(71)Applicant : TOSHIBA CORP
 (72)Inventor : NOZAKI CHIHARU
 JOHN LENNEY

(54) P-SIDE ELECTRODE OF III-V GROUP COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT AND III-V GROUP COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To realize a superior reliability without causing the deterioration at a low threshold current and low operating voltage by forming at least one metal layer selected among Mg_xAu_y ($x>y$) layer, Pt layer, Mo layer and W layer and Au layer on a III-V group compound semiconductor layer.

SOLUTION: On a sapphire substrate 1, layers are grown from a GaN buffer layer 2 to a p-type GaN contact layer 9. A part of the p-type contact layer 9 is covered with a mask, the semiconductor layers 9-3 are partly removed to expose the n-type GaN contact layer 3, the mask is removed, an Mg layer, Au layer, Pt layer and Au layer 12 are sputter-deposited on the p-type contact layer 9 to form a p-side electrode 100, it is heat treated to react Au of the Au layer all with Mg of the Mg layer to form an MgAu layer 10, remaining Mg of the Mg layer diffuses on the p-type contact layer 9 surface and an n-side Au/Ti electrode 13 is formed on the n-type contact layer 3.



LEGAL STATUS

[Date of request for examination] 06.03.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3494880

[Date of registration] 21.11.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-274554

(43)公開日 平成11年(1999)10月8日

(51)Int.Cl.
H 0 1 L 33/00

識別記号

F I
H 0 1 L 33/00

C

審査請求 未請求 請求項の数4 O L (全 7 頁)

(21)出願番号 特願平10-78929

(22)出願日 平成10年(1998)3月26日


(71)出願人 000003078
株式会社東芝
神奈川県川崎市幸区堀川町72番地
(72)発明者 野崎 千晴
神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内
(72)発明者 シヨン レニー
神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内
(74)代理人 弁理士 外川 英明

(54)【発明の名称】 III-V族化合物半導体発光素子のp側電極及びIII-V族化合物半導体発光素子

(57)【要約】

【課題】 本発明は、III-V族化合物半導体発光素子において、p型コンタクト層とのコンタクト抵抗を低減でき、熱的に安定なp型電極を得ることにより、低しい値電流、低動作電圧で、劣化を起こさず、優れた信頼性の実現を図る。

【解決手段】 III-V族化合物半導体発光素子において、p側電極100としてp型コンタクト層9側から順に、コンタクト金属にMg_xAu_y (X>Y)層10、Pt層11、Au層12を積層して形成することにより、低抵抗で熱的に安定なp型コンタクトを実現できる。



1 サファイア基板
2 GaNバッファ層
3 n-GaNコンタクト層
4 n-Ga_{1-x}G_xNクラッディング層
5 n-GaNコンタクト層
6 In_xG_{1-x}N/GaN遮断層
7 p-GaNコンタクト層
8 p-Ga_{1-x}G_xNクラッディング層
9 n-GaNコンタクト層
10 MgAu層
11 Pt層
12 Au層
100 p側電極

【特許請求の範囲】

【請求項1】 p型III-V族化合物半導体層上に、 Mg_xAu_y ($X>Y$) 層と、Pt層、Mo層又はW層のうち少なくとも一つの金属層と、さらに、Au層とが順次積層されていることを特徴とするIII-V族化合物半導体発光素子のp側電極。

【請求項2】 活性層を挟んでp型III-V族化合物半導体層とn型III-V族化合物半導体層が設けられ、それぞれのIII-V族化合物半導体層に電極を備えてなるIII-V族化合物半導体発光素子において、前記p型III-V族化合物半導体層上に請求項1記載の電極を設けたことを特徴とするIII-V族化合物半導体発光素子。

【請求項3】 活性層を挟んでp型III-V族化合物半導体層とn型III-V族化合物半導体層が設けられ、それぞれのIII-V族化合物半導体層に電極を備えてなるIII-V族化合物半導体発光素子において、前記p型III-V族化合物半導体層と請求項1記載の電極との間にMgを含む合金薄層を介在させたことを特徴とするIII-V族化合物半導体発光素子。

【請求項4】 サファイア基板と、この基板上に設けられたn型III-V族化合物半導体層からなるバッファ層と、このバッファ層上に設けられたn型III-V族化合物半導体層からなる第1のコンタクト層と、この第1のコンタクト層上に設けられたn側電極と、この第1のコンタクト層上に設けられたn型III-V族化合物半導体層からなる第1のクラッド層と、この第1のクラッド層上に設けられたn型III-V族化合物半導体層からなる第1の導波層と、この第1の導波層上に設けられた活性層と、この活性層上に設けられたp型III-V族化合物半導体層からなる第2の導波層と、この第2の導波層上に設けられたp型III-V族化合物半導体層からなる第2のクラッド層と、この第2のクラッド層上に設けられたp型III-V族化合物半導体層からなる第2のコンタクト層と、この第2のコンタクト層上に設けられた請求項1記載の電極を備えていることを特徴とするIII-V族化合物半導体発光素子。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、III-V族化合物半導体発光素子及びそのIII-V族化合物半導体発光素子用p側電極に関する。

【0002】

【従来の技術】 従来の赤色半導体レーザは、InGaAlP材料を用いた600nm帯の光源によりディスクの読み出・書きのいずれも可能なレベルに特性改善され、すでに実用化されている。

【0003】 そこで、さらなる記録密度向上を目指して、より波長の短い青色半導体レーザが盛んに開発されている。発振波長の短いレーザ光は集光サイズを小さく

でき、記録密度を高めるには有効であるからである。

【0004】 このため、近年、GaN、InGaN、GaNAlN、InGaNAlNなどのIII-V族化合物半導体材料は、高密度光ディスクシステム等への応用を図る短波長半導体レーザの材料として注目されている。

【0005】 例えば、GaN系半導体材料を用いた半導体レーザでは、波長380~417nmのパレス発振が確認されているが、満足な特性が得られず、室温パレス発振におけるしきい値電圧は10~40Vと高い値である上にばらつきが大きい。

【0006】 これは、窒化物系半導体層の結晶成長が難しいことと、この素子抵抗が大きいことに起因する。すなわち、高キャリア濃度のp型窒化物系半導体層を形成できることと、p側電極コンタクト抵抗が高いことにより、大きな電圧降下を招き、パレス発振動作でさえ発熱や金属反応による劣化が生じる。

【0007】 また、レーザ発振に必要な電流を注入すると、p型の窒化物系半導体層が良質な結晶ではなく、下層から上層への成長方向に沿って微細な複数の孔を有する欠陥があるため、局所的に高い電流が流れ、活性層に均一にキャリアを注入できないばかりか、瞬発的な素子破壊を起こすので、連続発振に至らない。

【0008】 このように、光ディスク等への実用に供する低しきい値電流、低しきい値電圧で動作し、信頼性の高い窒化物系半導体レーザを実現させるためには、活性層へのキャリア注入を効率的にかつ均一に行うとともに、p側電極コンタクトでの電圧降下の抑制が重要であるものの、現状では極めて困難である。

【0009】 30 【発明が解決しようとする課題】 以上のように窒化物系半導体レーザでは、p側電極コンタクト抵抗（以下、単に、コンタクト抵抗という）が高いために、p側電極とp側コンタクト層の間で大きな電圧降下を生じ、低しきい値電流、低動作電圧の素子の実現が困難となっている。

【0010】 窒化物系半導体発光素子ではコンタクト抵抗が高いために動作電圧が高くなるばかりか、p側電極金属とp型GaNコンタクト層が通電時に反応し劣化をおこすために、半導体レーザの連続発振が困難であった。

【0011】 40 本発明は上記実情を考慮してなされたもので、p側電極とp側電極コンタクト層との間に生じるコンタクト抵抗を容易に低くし、さらに稼動時の発熱に対してp側電極の耐熱性を強く安定化することにより、低しきい値電流、低動作電圧で劣化を起こさず、優れた信頼性を有するIII-V族化合物半導体発光素子を提供することを目的とする。

【0012】 50 【課題を解決するための手段】 第1の発明は、p型III-V族化合物半導体層上に、 Mg_xAu_y ($X>Y$)

層と、Pt層、Mo層又はW層のうち少なくとも一つの金属層と、さらに、Au層とが順次積層されていることを特徴とするIII-V族化合物半導体発光素子のp側電極である。

【0013】第2の発明は、活性層を挟んでp型III-V族化合物半導体層とn型III-V族化合物半導体層が設けられ、それぞれのIII-V族化合物半導体層に電極を備えてなるIII-V族化合物半導体発光素子において、前記p型III-V族化合物半導体層上に第1の発明に記載の電極を設けたことを特徴とするIII-V族化合物半導体発光素子である。

【0014】第3の発明は、活性層を挟んでp型III-V族化合物半導体層とn型III-V族化合物半導体層が設けられ、それぞれのIII-V族化合物半導体層に電極を備えてなるIII-V族化合物半導体発光素子において、前記p型III-V族化合物半導体層と第1の発明に記載の電極との間にMgを含む合金薄層を介在させたことを特徴とするIII-V族化合物半導体発光素子である。

【0015】第4の発明は、サファイア基板と、この基板上に設けられたn型III-V族化合物半導体層からなるバッファ層と、このバッファ層上に設けられたn型III-V族化合物半導体層からなる第1のコンタクト層と、この第1のコンタクト層上に設けられたn側電極と、この第1のコンタクト層上に設けられたn型III-V族化合物半導体層からなる第1のクラッド層と、この第1のクラッド層上に設けられたn型III-V族化合物半導体層からなる第1の導波層と、この第1の導波層上に設けられた活性層と、この活性層上に設けられたp型III-V族化合物半導体層からなる第2の導波層と、この第2の導波層上に設けられたp型III-V族化合物半導体層からなる第2のクラッド層と、この第2のクラッド層上に設けられたp型III-V族化合物半導体層からなる第2のコンタクト層と、この第2のコンタクト層上に設けられた第1の発明に記載の電極を備えていることを特徴とするIII-V族化合物半導体発光素子である。

【0016】p側電極とp型GaNコンタクト層で生じるコンタクト抵抗は、界面に存在する2eV近い高さの障壁に因るものである。この障壁高さを低減させることにより印加時の電流は流れやすくなり、コンタクト抵抗の低減を図れる。さらに、p型GaNコンタクト層のp側電極側の表面付近のキャリア濃度を大きくすることである。これらを満たす材料がMgとAuが同等数よりややMgが過剰なMgAu合金である。

【0017】GaN層にコンタクトしたMgは熱処理によりGaN側に拡散し電気的に活性化し高濃度のキャリアが望める。AuはMgと結合してMgAuを形成し易く図2の相図から判断すると、このMgとAuが同等数の状態が一番熱的に安定するために、Au自身は全て

Mgと結合し、GaN層へ拡散することはない。また、MgAu合金の仕事関数はMgやAu単体よりも大きいためにp型の半導体層とコンタクトしたときに生じる障壁の高さは低減されコンタクト抵抗の低減が図れる。

【0018】さらに、上述したようにMg_xAu_y;X-Yの合金はMg-Auの結合が強く熱的にも非常に安定な合金であるために劣化などにも強い。また、p側電極の最上層のAu層のAuがMgAu側に拡散してくるとAu過剰となり容易にAuがGaN層へ拡散し素子の劣化が生じる。このAuの拡散防止のために、Pt層をAu層とMgAu層との間に挿入し、少なくとも3層に形成することによりMgAu層の安定化を保証した。

【0019】

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施形態に係る窒化物系半導体レーザの概略構成を示す断面図である。同図中で、1はサファイア基板、2はGaNバッファ層(アンドープ、2μm)、3はn型GaNコンタクト層(Siドープ、5×10¹⁸cm⁻³、4μm)、4はn型Al_{0.2}Ga_{0.8}Nクラッド層(Siドープ、5×10¹⁷cm⁻³、0.3μm)、5はGaN導波層(アンドープ、0.1μm)、6はIn_{0.15}Ga_{0.85}N/GaN活性層(アンドープ、井戸幅2nm、障壁幅3nm、ペア数5)、7はp型GaN導波層(Mgドープ、5×10¹⁷cm⁻³、0.1μm)、8はp型Al_{0.2}Ga_{0.8}Nクラッド層(Mgドープ、5×10¹⁷cm⁻³、0.3μm)、9はp型GaNコンタクト層(Mgドープ、1×10¹⁸cm⁻³、1μm)、10はMgAu層、11はPt層、12はAu層、13はn側Au/Ti電極である。

【0020】この窒化物系半導体レーザの製造方法は次の通りである。始めに有機金属を用いた気相成長(Metal Organic Chemical Vapour Deposition: MOCVD)法により、サファイア基板1上に、GaNバッファ層2からp型GaNコンタクト層9まで成長させる。次に、p型GaNコンタクト層9の一部を開口したマスク(図示せず)で覆い、各半導体層9～3を部分的にエッチング除去して、n型GaNコンタクト層3を露出させる。

【0021】次に、マスクを除去して、p型GaNコンタクト層9上に、幅10μmとして、厚さ10nmのMg層、厚さ10nmのAu層、厚さ50nmのPt層11及び厚さ1μmのAu層12を順次スパッタ蒸着し、p側電極100を形成する。

【0022】次に、700℃窒素雰囲気で20秒熱処理をすると、Au層のAuはすべてMg層のMgと反応してMgAu層10を形成して安定する。Mg層の残りのMgがp型GaNコンタクト層9表面に拡散する。このMgAu層10上のPt層11及びAu層12はこの熱処理でお互いに反応することはない。この後、n型G

a Nコンタクト層3上にn側Au/Ti電極13を形成する。

【0023】さらに、サファイア基板1はGaNバッファ層2との界面から深さ方向50μmまで下から鏡面研磨する。さらに、p側電極100の長手方向に対して垂直方向にへき開され、1mm長の窒化物系半導体レーザチップが形成される。

【0024】この窒化物系半導体レーザは、しきい値電流80mAで室温連続発振した。発振波長は420nm、動作電圧は7Vであり、さらに50°C、30mW駆動における素子寿命は5000時間であった。

【0025】本実施形態に基づく窒化物系半導体発光素子の電流電圧特性を図3に示す。同図の曲線31が本実施形態による窒化物系半導体発光素子の特性である。電圧の立ち上がりは、5Vであった。比較例として、本実施形態において、従来のp側電極であるAu/Pt/Ti/Ptを用いた場合の窒化物系半導体発光素子の電流電圧特性を同図の曲線32に示す。この曲線32から明らかなように、この特性は完全なダイオード特性となっておらず、また電圧の立ち上がりも1.5V程度と非常に高くなっている。発光は確認できたが数分で劣化した。

【0026】前述した以外のp側電極100の製造方法として、MOCVD法により各半導体層1から9まで成長した後、MgとAuの含有比Mg/Auが1以上のターゲットをスパッタ蒸着させる。続いて、Pt、さらにAuをそれぞれ50nm、100nm蒸着し、700°Cの窒素雰囲気中で熱処理をする方法が挙げられる。さらに、前述した以外のp側電極100の製造方法として、p型GaNコンタクト層9形成後に、原料をビスシクロペンタジエニルマグネシウム(bis-Cp₂Mg)としてMOCVD法により、10nm強のMgだけを堆積させる。次に、Mg層の上に10nmのAuを堆積させる。その後は前述した通りに行けばよい。

【0027】なお、図4は、本発明の第1の実施形態の変形例に係る窒化物系半導体レーザの概略構成を示す断面図である。700°C窒素雰囲気での熱処理を700°C以上、例えば、800°C窒素雰囲気で20秒熱処理を行うと、p型GaNコンタクト層9とMgAu層10との間に、Mgを含む合金薄層101ができる。これによって、さらに、コンタクト抵抗の低抵抗化が可能となつた。

【0028】図5は本発明の第2の実施形態に係る窒化物系半導体レーザの概略構成を示す断面図である。図1と同一部分には同一符号を付してその詳しい説明は省略し、ここでは第1の実施形態と異なる部分について詳述する。

【0029】すなわち、本実施形態に係る窒化物系半導体レーザは、第1の実施形態に比べ、より一層のコンタクト抵抗の低減を図るものである。具体的には図5に示すように、p型GaNコンタクト層9の上に第2のコン

タクト層としてp型In_{0.1}Ga_{0.9}Nコンタクト層49(Mgドープ、1×10¹⁸cm⁻³、0.02μm)が挿入されている。

【0030】p型In_{0.1}Ga_{0.9}Nコンタクト層49はp型GaNコンタクト層9よりバンドギャップが狭い。このため、ショットキー障壁が低くなり、コンタクト抵抗が第1の実施形態に比べて、20%の低減ができた。

【0031】上述したように、第2の実施形態によれば10バンドギャップの狭いp型In_{0.1}Ga_{0.9}Nコンタクト層49をコンタクト層としてp型GaNコンタクト層9とMgAu層10の間に挿入したので、第1の実施の形態の効果に加え、p側電極100とのコンタクト抵抗を一層低減させることができ、いっぽうの動作電圧の低減化などを図ることができる。図6は本発明の第3の実施形態に係る窒化物系半導体発光ダイオードの概略構成を示す断面図である。

【0032】図1と同一部分には同一符号を付してその詳しい説明は省略し、ここでは第1の実施形態と異なる20部分について詳述する。すなわち、図1のMgAu層10の代わりに、厚さ10nmのMgAu透明電極50が、p型GaNコンタクト層9の上面全体に形成されている。さらに、このp型GaNコンタクト層9一部分でn側Au/Ti電極13に遠い部分にPt層51及びAu層52を形成した。

【0033】ここで、MgAu透明電極50のMg層及びAu層の厚さは共に5nmとした。尚、Pt層51及びAu層52の厚さは、図1のPt層11及びAu層12と同じであり、p側電極100の形成方法も同様である。

【0034】また、本発明は、窒化物系半導体発光素子に限られるものではなく、p側電極と接合しているp型半導体層の不純物がMgであるもの、すなわち、InGaAlP系赤色半導体発光素子にも適用できる。以下に、InGaAlP系赤色半導体発光素子の実施形態を説明する。

【0035】図7は本発明の第4の実施形態に係るInGaAlP系赤色半導体レーザの概略構成を示す断面図である。この赤色半導体レーザは、MOCVD法により、n型GaaS基板61上に、n型In_{0.5}(Ga_{0.3}Al_{0.7})_{0.5}Pクラッド層62(Siドープ、5×10¹⁷cm⁻³、1.2μm)、In_{0.5}Ga_{0.5}P活性層63(アンドープ、0.02μm)及び、p型In_{0.5}(Ga_{0.3}Al_{0.7})_{0.5}Pクラッド層64(Mgドープ、5×10¹⁷cm⁻³、1.2μm)が順次形成されている。p型In_{0.5}(Ga_{0.3}Al_{0.7})_{0.5}Pクラッド層64には、その途中までエッチングしてストライプ状のリッジ部が形成されている。リッジの側面にはn型GaaS電流阻止層65(Siドープ、2×10¹⁸cm⁻³、1μm)が成長形成される。また、リッジ部

の上部及びn型GaN電流阻止層65上には、p型GaNコンタクト層66 (Mgドープ、 $1 \times 10^{18} \text{ cm}^{-3}$ 、 $3 \mu\text{m}$) が成長形成されている。そして、n型GaN基板61の裏面にn側電極67、p型GaNコンタクト層66上に厚さ20nmのMgAu層68が形成される。このMgAu層68上に厚さ50nmのPt層69及び厚さ1μmのAu層70が順次積層され、p側電極100が形成される。p側電極100の形成方法は第1の実施形態と同様である。

【0036】この赤色半導体レーザは、しきい値電流35mAで室温連続発振した。発振波長は670nm、動作電圧は2Vであり、さらに50°C、30mW駆動における素子寿命は5000時間であった。

【0037】図8は本発明の第5の実施形態に係るInGaN系赤色半導体発光ダイオードの概略構成を示す断面図である。この赤色半導体発光ダイオードは、MOCVD法により、p型GaN基板81上にp型In_{0.5}(Ga₁₋₁Al₁)_{0.5}Pクラッド層82 (Mgドープ、 $5 \times 10^{17} \text{ cm}^{-3}$ 、 $1.2 \mu\text{m}$)、In_{0.5}(Ga_{1-m}Al_m)_{0.5}P活性層83 (アンドープ、 $0.02 \mu\text{m}$) 及び、n型In_{0.5}(Ga_{1-n}Al_n)_{0.5}Pクラッド層84 (Siドープ、 $5 \times 10^{17} \text{ cm}^{-3}$ 、 $1.2 \mu\text{m}$)、n型電流拡散層85が順次形成されている。なお、n型電流拡散層85は、In_{0.5}(Ga_{1-m}Al_m)_{0.5}P活性層83の発光に対して透明となるような材料が選ばれている。本実施形態では、酸化物導電体であるITO (Indium Tin Oxide) を用いており、厚さは $0.3 \mu\text{m}$ 、キャリア濃度は $1 \times 10^{20} \text{ cm}^{-3}$ である。

【0038】n型電流拡散層85上にn側電極86が形成され、p型In_{0.5}(Ga₁₋₁Al₁)_{0.5}Pクラッド層82は、その途中までエッチングしてp型電極が形成されている。p側電極100はp型In_{0.5}(Ga₁₋₁Al₁)_{0.5}Pクラッド層82側から厚さ20nmのMgAu層87、その上に厚さ50nmのPt層88及び厚さ1μmのAu層89が順次積層されている。p側電極100の形成方法は第1の実施形態と同様である。

【0039】ここでダブルヘテロ構造部を構成するInGaN各半導体層のA1組成l、m、nは高い発光効率が得られるように、 $m \leq l$ 、 $m \leq n$ を満足するように設定されている。

【0040】本発明は、上記第1乃至第5の実施形態に限られるものではない。例えば、Pt層の代わりに、Mo層、W層を使用しても良い。この場合、Mo層の厚さは、Pt層と同じ50nm程度でよいが、W層の厚さは、20~30nmと、Pt層の50nmの半分の厚さで済むという効果がある。さらには、Pt層の上にW層またはその逆の積層構造等であってもよい。その他、本発明は半導体層の組成、膜厚及び、導電性が逆の構造等

その要旨を逸脱しない範囲で種々変形して実施できる。

【0041】

【発明の効果】上述した本発明によれば、コンタクト抵抗の低抵抗化、及び熱的に安定なp側電極100を実現できる。これにより、低しきい値電流、低動作電圧を有し、信頼性の優れたIII-V族化合物半導体発光素子を提供できる。

【図面の簡単な説明】

【図1】 本発明のIII-V族化合物半導体発光素子の第1の実施形態の概略構成を示す断面図である。

【図2】 本発明のMgAu層10の組成比がほぼ1であると熱的に安定であるということを表す相図である。

【図3】 本発明のIII-V族化合物半導体発光素子の第1の実施形態の電流電圧特性を比較例とともに示すグラフである。

【図4】 本発明のIII-V族化合物半導体発光素子の第1の実施形態の変形例の概略構成を示す断面図である。

【図5】 本発明のIII-V族化合物半導体発光素子の第2の実施形態の概略構成を示す断面図である。

【図6】 本発明のIII-V族化合物半導体発光素子の第3の実施形態の概略構成を示す断面図である。

【図7】 本発明のIII-V族化合物半導体発光素子の第4の実施形態の概略構成を示す断面図である。

【図8】 本発明のIII-V族化合物半導体発光素子の第5の実施形態の概略構成を示す断面図である。


【符号の説明】

1	サファイア基板
2	GaNバッファ層
3	n型GaNコンタクト層
4	n型Al _{0.2} Ga _{0.8} Nクラッド層
5	n型GaN導波層
6	In _{0.15} Ga _{0.85} N/GaN活性層
7	p型GaN導波層
8	p型Al _{0.2} Ga _{0.8} Nクラッド層
9	p型GaNコンタクト層
10、68、87	MgAu層
11、51、69、88	Pt層
12、52、70、89	Au層
13	n側Au/Ti電極
49	p型In _{0.1} Ga _{0.9} Nコンタクト層
50	MgAu透明電極
61	n型GaN基板
62	n型In _{0.5} (Ga _{0.3} Al _{0.7}) _{0.5} Pクラッド層
63	In _{0.5} Ga _{0.5} P活性層
64	p型In _{0.5} (Ga _{0.3} Al _{0.7}) _{0.5} Pクラッド層
65	n型GaN電流阻止層
50 66	p型GaNコンタクト層

67、86 n側電極
 81 p型GaAs基板
 82 p型In_{0.5}(Ga_{1-n}Al_n)_{0.5}P
 ラッド層
 83 In_{0.5}(Ga_{1-m}Al_m)_{0.5}P活性層


84 n型In_{0.5}(Ga_{1-n}Al_n)_{0.5}P
 ラッド層
 85 n型電流拡散層
 100 p側電極
 101 Mgを含む合金薄層

【図1】




1 サファイア基板
 2 GaNバッファ層
 3 n型GaNコンタクト層
 4 n型Al_{1-n}GaN/AlNクラッディング層
 5 n型GaN活性層
 6 In_{0.5}GaN/GaN活性層
 7 p型GaN活性層
 8 p型Al_{1-n}GaN/AlNクラッディング層
 9 p型GaNコンタクト層
 10 MgAu層
 11 Pt層
 12 Au層
 13 n型Au/Ti電極
 100 p型電極


【図3】




【図2】




【図4】




【図5】



【図6】



【図7】



【図8】

